•3

DIALOG(R)File 347:JAPIO (c) 2006 JPO & JAPIO. All rts. reserv.

01224730 \*\*Image available\*\* SEMICONDUCTOR INPUTTING CIRCUIT

PUB. NO.:

**58-162130** [JP 58162130 A]

PUBLISHED:

September 26, 1983 (19830926)

INVENTOR(s):

SHITEI TSUNAAKI

APPLICANT(s):

OKI ELECTRIC IND CO LTD [000029] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.:

57-044637 [JP 8244637]

FILED:

March 23, 1982 (19820323)

INTL CLASS:

[3] H03K-019/00; G11C-011/34; H03K-003/356

JAPIO CLASS:

42.4 (ELECTRONICS -- Basic Circuits); 45.2 (INFORMATION

PROCESSING -- Memory Units)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 217, Vol. 07, No. 284, Pg. 129,

December 17, 1983 (19831217)

# **ABSTRACT**

PURPOSE: To suppress influence of variation of manufacture to minimum by a titled semiconductor inputting circuit, by forming said circuit by an input level converting circuit block and a bistable state holding circuit block, and eliminating DC power consumption by the whole inputting circuit.

CONSTITUTION: A semiconductor inputting circuit is formed by an input level converting circuit block 3 which does not generate a DC current path for making an MOSFETT1 non-conducting in case when voltage applied to a signal input terminal 1 is in a TTL level, and a bistable state holding circuit block 4 whose state is varied by a high level of the TTL level. The signal output terminal is connected to the drain of MOSFETs T7, T8 of the bistable state holding circuit block 4. Even in case when the TTL high level is inputted, DC power consumption is eliminated in a stationary state. Threshold voltage of the circuit is scarcely influenced by a variation element of the manufacturing process, since threshold voltage of the bistable state holding circuit block 4 is governing, and is decided by a circuit constant.

(9) 日本国特許庁 (JP)

①特許出顧公開

⑫ 公開特許 公報 (A)

昭58—162130

⑤Int. Cl.³H 03 K 19/00G 11 C 11/34H 03 K 3/356

.

識別記号 101

()

庁内整理番号 6832--5 J 6549--5 B 6932--5 J ❸公開 昭和58年(1983)9月26日

発明の数 1 審査請求 未請求

1 9

(全 6 頁)

## **分半導体入力回路**

②特

顧 昭57-44637

②出 顧 昭57(1982)3月23日

@発 明 者 四手井綱章

東京都港区虎ノ門1丁目7番12

号沖電気工業株式会社内

の出 顕 人 沖電気工業株式会社

東京都港区虎ノ門1丁目7番12

号

砂代 理 人 弁理士 菊池弘

#### 明 概 會

#### 1. 発明の名称

半導体入力回路

## 2. 特許請求の範囲

(1) 電源載と接地線との間に凝綻的に接続された 電位降下回路と第1のCMOSインパータとにより 構成されとの第1のCMOSインパータにハイレベ ルが入力されたときに反転出力増子にローレベル を出力しかつ非反転出力幾子に入力電位を出力す るとともにローレベルが入力されたときに反転出 力は電源電圧から上記電位降下函路のしきい値電 圧の差電圧を出力しかつ非反転出力増子に入力電 位を出力する入力レベル変換回路プロックと、相 互に入出力端をたすきがけ状に接続するとともに 一方のMO8トランジスタのソースを電源額に接 終しかつ低方のMOSトランジスタのソースを接 地線に接続した第2かよび第3のCMOSインパー まと、この第2のCMOSインパータの接換倒の MOSトランツスタと並列に接続され上記非反転 出力端子がヘイレベルになると第2のCMOSイン

(2) 電位降下回路はゲートをドレインに接続した MOSトランジスタを2 段 縦 接続してなること を特徴とする特許財水の範囲第1 項記載の半導体 入力回路。

(3)電位降下回路はゲートにパイアスが印加され たMOSトランツスタであることを特徴とする特

特買昭58-162130(2)

許請求の範囲第1項記載の半導体入力回路。 3. 発明の詳細な説明

との発明は、衝奏電力が小さく、製造パラクキ 要素に対してしきい電圧の変動の小さい半導体入 力囲路に関する。

従来のTTLレベル用相補型MOS入力回路を 第1図に示す。との第1図において、1は信号入 力増子、2は信号出力増子、T1はアテヤネル型 MOSトランジスタ、T2はドチャネル型MOS トランジスタ(とれらは以下MOS FETと云う) である。

信号入力増子1はMOSFET T1.T2の名グート増子に接続され、信号出力増子2はMOSFET T1.T2の名ドレイン増子に接続され、MOSFET T1.T2の名ドレイン増子に接続され、MOSFET T2のソース増子は電源額Vcc (5 V)、MOSFET T2のソース増子は接地額GND(0 V)に接続されてかり、TTLレベル用入力回路としては、信号入力増子1にローレベルである0.8 Vが入力された場合に、MOSFET T1が導通状態となるため、信号出

3

するため、相離型MOS回路等有の低消費電力等 性はすべて入力回路の消費電力に依存すると云う 欠点があつた。

さらに、相相選MOS回路での導通抵抗 Bp, RN の値を決定する工程はそれぞれ独立を工程であるため、工程パラッキは最悪の場合にはパラッキ要素が加重され、回路のパラッキをより大きくする方向にあるため、製造工程のパラッキが導造抵抗 Bp, RN の許容範囲を越え、歩留りに大きく影響すると云う欠点があつた。

この発明は、上記従来の欠点を除去するために なされたもので、入力回路金体としては、 直先 受電力を零とし、 製造バラッキに対しては回路に より影響を最小に抑制できる半導体入力回路を提 供することを目的とする。

以下、との発明の半導体入力回路の実施例について図面に基づき説明する。第2図はその一実施例の回路図である。との第2図において、第1図と同一部分には同一符号を付して述べる。信号入力増子1はMOSFETT1,T2のゲートおよび

力増子 2 は電源額 Vcc である 5 V が出力される。 さらに、信号入力増子 1 にヘイレベルである 2.0 V が入力された場合には、MOS FET TI が 非導通までゆかず中間状態とをり、MOS FET T 1 が導通状態,MOS FET T2 も導通状態とな るため、MOS FET T1 の導通抵抗 Rp。MOS FET T 2 の導通抵抗Rmから信号出力増子 2 のレベル Vour は、

 $V_{OUT} = V_{CC} \cdot B_N / (B_P + B_N)$  …… (1) と表わせるので、内部ローレベルを満足するように、 $0 \le V_{OUT} \le 0.4$  を満足するような導通抵抗  $R_N$  ,  $R_P$  をもつトランジスタを設計することで、この回路はTTLレベルのハイレベル 2.0 V かよびローレベル 0.8 V に対して、それぞれ内部論理レベルのローレベル 0.4 V 以下かよびハイレベル 5 V に出力するようなレベル変換かよび反転論理 根能を有する動作を示す。

したがつて、入力レベルがハイレベルのときに は、MOS FET T 1 , T 2 ともだ導通するので、 電源線 Vce から姿地線 G N D への直流経路が存在

4

MOS FET T8のゲートに接続されている。

MOSFET T1, T2はMOSFET T3, T4 とともに入力レベル変換回路プロック3を構成しており、MOSFET T4のソースは電源増子に接続され、そのゲートとドレインはMOSFET T3 のソースに接続されている。MOSFET T3のゲートとドレインはMOSFET T1のソースに接続されている。COMOSFET T3とT4は電圧降下回路7を構成している。

MOS FET T1のドレインと MOS FET T2の ドレインは直結され、その接続点は入力レベル変 独回路プロック 8 の反転出力解子 5 を介して MOS FET T5 のゲートに接続されている。

MOSFET T.5~T 1 0 とにより双安定状態保 特国路プロック 4 が形成されており、 MOSFET T 5 と T 6 のソースはアースされ、阿ドレインは MOSFET T9 のドレインおよび MOSFET T7, T 1 0 のゲートに接続されている。 MOSFET T 6 のゲートと MOSFET T9 のゲートは直結されており、 MOSFET T9 のソースは電源に接続

#### 特爾昭58-162139(3)

されている。

MOS FET T 7, T 8 の両ソースはアースされ、 阿ドレインは MOS FET T 10 のドレインに接続 され、 MOS FET T 10 のソースは電源に接続さ れている。 との MOS FET T 7, T 8 のドレイン と MOS FET T 10 のドレイン, MOS FET T 6 と T 9 のゲートは 信号出力増子 2 に接続されている。

()

なか、MOS FET T8のゲートは入力レベル変 換回路プロック 8 の非反転出力増子 6 に接続され ている。

また、MOS FET T1, T3, T4, T9, T10 はPチャネル型であり、MOS FET T2, T5~T8 はNチャネル型である。そして、MOS FET T6とT9とKよりCMOSインパータを構成しており、MOS FET T6 KMOS FET T7と が近列に接続されている。同じく、MOS FET T7と T10 はCMOSインパータを構成しており、MOS FET T7と T10 はCMOSインパータを構成しており、MOS FET T7 KMOS FET T8が並列に接続されている。

7

に変化した場合、すなわち、反転出力増子 5 がローレベルに変化した場合には、その変化した瞬間には、MOS FET T 6 , T 10 が導温状態で、MOS FET T 7 , T 9 が非導通状態のため、非反転出力増子 6 がハイレベルとなることで、MOS FET T 8 のドレインは MOS FET T 8 , T 10 の導通抵抗化で決まる電圧となる。したがつて、MOS FET T 8 , T 10 の導通抵抗を適当に選ぶことにより、MOS FET T 6 が非滞過状態となり、MOS FET T 7 , T 10 のゲートは Vcc と同電位となる。

これにより、MOS FET T10 が非導通状態, MOS FET T7 が導通状態となり、信号出力端子 2 はローレベルとして 0 V が出力される。

同様に、非反転出力増子6がローレベルに変化した場合、すなわち、反転出力増子5がハイレベルに変化した場合には、その変化した瞬間には、MOSFET T7, T9が導通状態でMOSFET T6, T10が非導通状態のため、反転出力増子5がハイレベルとなる。

次に、以上のように構成されたとの発明の半導体入力回路の動作について説明する。 MOS FET T1のソースに印加される電圧は MOS FET T3, T4のしきい値電圧 V<sub>TP</sub> に対応して、V<sub>GC</sub>--2|V<sub>TP</sub>|となるため、 MOS FET T1 が非導通となる信号入力増子1の入力電圧条件は Vin > V<sub>GC</sub>--3|V<sub>TP</sub>|

このため、信号入力増子1に加わる電圧がTTL レベルのハイレベルである 2.0 Vが印加された場合にも、MOS FET T1~T4を定常時に流れる 電流を「0」とすることができ、レベル変換回路ブロック 3 の反転出力増子 5 には 0 V , 非反転出力 増子 8 には信号入力増子 1 の電圧が出力される。

逆に、信号入力場子1にローレベルである 0.8 V以下が印加された場合には、MOSFET T2 が非導通となり、反転出力端子5には Veo-2 | Vrp! の電圧が出力され、非反転出力端子6 には信号入力端子1 の電圧が出力される。

次に、双安定状態保持囲路プロック4の動作に ついて観明する。非反転出力端子6がハイレベル

8

これにより、MOS FET T5のドレインはMOS FET T5, T9の導通抵抗比で決まる電圧となるので、MOS FET T5, T9の導通抵抗を適当に選ぶことにより、MOS FET T10が導通状態, MOS FET T7が非導通状態となる。したがつて、MOS FET T6, T9のゲートは Vce と同電位となり、MOS FET T9が非導通状態で、MOS FET T6が導通状態となり、信号出力端子2はヘイレベルとして、Vce と同電位が出力されるように、双安定状態保持回路プロック4が動作する。

さらに、この半導体入力国路では、信号出力畑子2をハイレベル,ローレベルに変化させる主な要素は反転出力増子5,非反転出力増子6にハイレベルが入力されることにあり、ローレベルの入力は従属的であるため、入力団路のしきい値電圧は双安定状態保持国路プロック4のしきい値電圧が支配的となる。

以上説明したように、第1の実施例では、出力 ハイレベルは Vec レベルより低いが、TTLレベ ルのハイレベルが入力された場合でも、直流電流

# 特開昭58-162130(4)

経路が生じない入力レベル変換国路プロック8と、 TTLレベルのハイレベルで状態の変化する変安 定状態保持回路プロック4で半導体入力回路を構成しているから、TTLレベルのハイレベルがこ の半導体入力回路に入力された場合でも、定常的 には、直流消費電力は零となる利点がある。

()

また、第1の実施例の回路のしきい位電圧は双安定状態保持回路ブロック4のしきい位電圧が支配的であるため、との双安定状態保持回路4のしきい位電圧はMOSFET T5,T6,T9 ⇒上びT7,T8,T10 で構成される回路のベランスで決定され、したがつて、しきい位電圧は回路定数により決まり、製造工程のベラッキ要素の影響を受けたくいと云う利点がある。

さらに、上記第1の実施例では、MOS FET T 1 と Vec の電源が印加される電源線との間に二つのP チャネル型の MOS FET T 3 , T 4 を接続した入力レベル変換回路プロック 3 を用いた場合で説明したが、第3 図に示すように、MOS FET T 3 , T 4 に代えて、N チャネル型の MOS FET

11

トを内部または外部の基準電源級に接続され、適 宜パイアスされたNチャネル型の MOS FET T18 のドレインを電源級(Vec の電圧が印加されている)に接続し、この MOS FET T 13 のソースを MOS FET T1 のソースに接続した入力レベル変 換回路ブロック 3 であつても、同様に、MOS FET T 1 3 のしきい値電圧 VTM やよび MOS FET T13 のゲートに印加される基準電源 V 1 に応じて、 MOS FET T1 のソースは V 1 ー 「 VTM | となる。

したがつて、前記第1かよび第2の実施例と同様の動作が得られるため、TTLレベル入力電圧 に対して定常的な直流電流を零とすることができ、 さらに、製造工程のベラッキ要素の影響を受けに くいと云う効果が得られる。

加えて、この第3の実施例では、MOSFET T1のソース場子電圧は Vee ではなく、基準電源 V1により定するので、Vee の電源線から安定化 回路を通した出力を基準電源 V1にすることで、 電源電圧の変動によるしきい値電圧の変動はなく なる。 T 1 1 . T 1 2 を用いて、MOS PET T 1 のソースにMOS PET T 11 のソースを接続し、このMOS PET T 11 のグートとドレインを接続して、MOS PET T 1 2 のソースに接続し、MOS PET T 1 2 のゲートとドレインを電源線(Vec の包圧が印加されている)に接続した入力レベル変換回路ブロックでもよい。

とのように構成しても、上記第1の実施例と同様にして、MOS FET T11とT12のしきい値電圧 VTN に対応して、MOS FET T1のソース電圧は Vcc-2 | VTX | となる。したがつて、第1の実施例と同様の動作が得られるため、TTLレベル入力電圧に対して定常的な直流電流を零とするととができる。さらに、製造工程のパラッキ要素の影響を受けにくいと云う同様の効果が生じる。

上記第 1 および第 2 の実施例では、MOS PETT3, T4 またはT11, T12 のようなドレインとゲートを姿貌したMOS PETを Vec と MOS PET T10ソースの間に直列に接続したものであるか、それに代えて、第 4 函に示すように、ゲー

12

また、入力振幅としては、 基準電板 V 1 の設定 により変化させることが可能であると云う利点が ある。

以上のように、この発明の半導体入力回路によれば、電源線と接地線間に接続的に接続した電位 降下回路とCMOSインパータとによりレベル入力 変換回路を形成してTTLレベルの信号に対して 直流経路をなくするようにした相補的に出力させ るとともに、TTLレベルのヘイレベルで状態が 変化するように双安定状態保持回路を形成するよ うにしたので、超低消費電力にできる利点がある。

これにともない、低消費電力指向のスタテイツ クメモリ、ダイナミックメモリ、論理LSIなど の条積回路の入力回路に特に有効となり、製造工 程のパラッキを少なくすることができ、特に、入 カビンが多い論理LSIに有利になるものである。 4. 図面の簡単な説明


第1図は従来の相補型MOS入力回路を示す四 路図、第2図はこの発明の半導体入力回路の一実 施例を示す回路図、第3図⇒よび第4図はそれぞ

# 特爾昭58-162130(5)


れこの発明の半導体入力回路の他の実施例を示す 回路図である。


1 … 信号入力端子、 2 … 信号出力端子、 3 … 入力レベル変換回路プロック、 4 … 双安定状態保持回路プロック、 5 … 反転出力端子、 6 … 非反転出力烙子、 7 … 電圧降下回路、 T 1 ~ T 1 3 … MOS F E T。

# 1 N



15





# 手 統 補 正 酱

昭和 57年 12月 17日

特許庁長官 若杉和夫殿

1 事件の表示

昭和 8 7 年 停 時 顧第 4 4 6 3 7

2. 発明の名称

半事作入力回路

4 確正をする者
事件との関係
特許
(029) 神電気工業株式会社

4 代 理 人

〒105 東京都維区虎ノ門一丁目2番20号 第13 弁理士 菊 柏 弘

コード第6568号 電話 591 -- 3065・501 --

- 5. 補正命令の日付 昭和 年 月 日(自発)
  - 明細書の特許請求の範囲をよび発明の詳細な
- 7. 補正の内容 別 紙 の 通 り

説男の伽

特徴昭58-162130(6)

## 7. 補正の内容

- 明細書の「2.特許請求の範囲」を別紙の通り訂正する。
- 2) 明細書 4 頁 1 6 行「5 V に」を「5 V を」 と 訂正する。
- 3) 同 9 頁 6 行「ドレインは」を「ドレイン始 子は」と訂正する。
- 4) 向9頁末行かよび10頁1行「となる。これにより、MOS PET」を「となることで、MOS PET」と訂正する。
- 5) 同 1 0 頁 1 行「ドレインは」を「ドレイン 塊子は」と訂正する。
- 6) 同10頁19行「低いが、TTLレベ」を 「低いTTLレベ」と訂正する。
- 7) 同14頁8行「よりにした相補的に出力させ」を「よりにし、相補的な信号を出力させ」と訂正する。

2. 特許請求の範囲

(1)電源額と扱地職との間に概続扱続された電位 降下鉛鉛と第1の CMO8インパータ<u>とよりなり</u>第 1のCMOSインペータにハイレベルが入力された ときに反転出力強子にローレベルを出力しかつ非 反転出力端子に入力電位を出力するとともにロー レベルが入力されたときに反転出力には電弧電圧 から上記覚位降下厄路のしきい値覚圧の差電圧だ け低い低圧を出力しかつ非反転出力強子に入力電 位を出力するように構成された入力レベル変換回 路プロツクと、相互に入出力端をたすをがけ状だ 袋続するとともに一方の MOSトランジスタのソ - スを電源級に接続しかつ他方の MOSトランジ スタのソースを接地線に接続した第2かェび第3 のCMOSインパータと、この第2のCMOSインパ - タの接地質の MOSトランジスタと並列に接続 され上記非反転出力囃子がハイレベルになると第 2のCMO8インパータの接地側の MO8 トランジ スタと第3の CMOSインパータの電源値の MOS トランジスタを導通させてローレベルを出力させ

2

る第1の並列接使の MOSトランジスタと、上記第3のCMOSインペータの接換器の MOSトランジスタと並列に接続され上記反転出力端子がハイレベルになると第2のCMOSインペータの電源程の MOSトランジスタと第3のCMOSインペータの接地銀貨の MOSトランジスタと第3のCMOSインペータの接地銀貨の MOSトランジスタを導通状態にしてハイレベルを出力させる第2の並列接続のMOSトランジスタから構成された双安定状態保持回路アロックとよりなる半導体入力回路。

(2)電位降下回路はゲートをドレインに接続した MOS トランジスタを2 皮以上級依接続生たは1 放より構成されることを特徴とする特許請求の範 図第1 項記載の半端体入力回路。

(3) 電位降下回路はゲートにパイアスが印加された MOSトラングスタであることを特徴とする特許扱文の範囲第1項記載の半導体入力回路。